日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月26日

出 願 番 号

Application Number:

特願2002-281262

[ST.10/C]:

[JP2002-281262]

出 願 人 Applicant(s):

光洋精工株式会社

2003年 7月 1日

特許庁長官 Commissioner, Japan Patent Office



特2002-281262

【書類名】

特許願

【整理番号】

104710

【あて先】

特許庁長官殿

【国際特許分類】

H03K 5/08

【発明者】

【住所又は居所】

大阪府大阪市中央区南船場三丁目5番8号 光洋精工株

式会社内

【氏名】

則藤 安司

【特許出願人】

【識別番号】

000001247

【住所又は居所】

大阪府大阪市中央区南船場三丁目5番8号

【氏名又は名称】

光洋精工株式会社

【代理人】

【識別番号】

100104695

【弁理士】

【氏名又は名称】

島田 明宏

【手数料の表示】

【予納台帳番号】

114570

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 ヒステリシス特性設定装置

【特許請求の範囲】

【請求項1】 入力信号に対してヒステリシス特性を設定する装置であって

前記入力信号の電圧を、第1の電圧と当該第1の電圧より小さい第2の電圧とに分圧する分圧回路と、

前記第1の電圧が与えられる第1のポートと前記第2の電圧が与えられる第2のポートとを含み、所定のソフトウェア処理を行うことによりヒステリシス特性を設定するコンピュータと

を備え、

前記コンピュータは、前記第1および第2のポートに与えられる電圧が共に所 定の閾値以上である場合には前記入力信号がハイレベルであると判定し、前記第 1のポートに与えられる電圧が前記閾値以上であってかつ前記第2のポートに与 えられる電圧が前記閾値未満である場合には直前になされた判定内容と同一の判 定を行い、前記第1および第2のポートに与えられる電圧が共に前記閾値未満で ある場合には前記入力信号がローレベルであると判定するソフトウェア処理を行 うことを特徴とする、ヒステリシス特性設定装置。

【請求項2】 前記分圧回路は、直列に接続される第1および第2の抵抗器を含み、前記第1の抵抗器の一端には前記入力信号が与えられかつ前記第1のポートが接続されており、前記第1の抵抗器の他端には前記第2の抵抗器の一端および前記第2のポートが接続されており、前記第2の抵抗器の他端は接地されることを特徴とする、請求項1に記載のヒステリシス特性設定装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、ヒステリシス特性設定装置に関し、より詳細には、例えばノイズを 入力信号として検出しないようにするために、入力信号に対してヒステリシス特 性を設定する装置に関する。 [0002]

【従来の技術】

従来から、ノイズを入力信号として検出しないように入力信号に対してヒステリシス特性を設定する回路としては、シュミットトリガ回路に代表されるようなヒステリシス特性を有するロジック回路やコンパレータ回路が知られている。

[0003]

図5は、演算増幅器および複数の抵抗器からなるシュミットトリガ回路の構成 を例示した図である。このシュミットトリガ回路は、入力信号電圧が予め設定さ れる(ヒステリシス電圧の)上限値より低い場合にはHレベルの信号を出力し、 入力信号電圧が上限値より高くなるとLレベルの信号を出力する。その後、入力 信号電圧が予め設定される(ヒステリシス電圧の)下限値より高い場合にはLレ ベルの信号を出力し続け、入力信号電圧が下限値より低くなるとHレベルの信号 を出力する。このようにシュミットトリガ回路では、入力信号電圧がいったん上 限値を上回ると、次に下限値を下回らない限り出力信号のレベルは変化せず、同 様に、入力信号電圧がいったん下限値を下回ると、次に上限値を上回らない限り 出力信号のレベルは変化しない。本明細書ではこの動作を入力信号に対してヒス テリシス特性を設定する動作といい、この動作を行う装置をヒステリシス特性設 定装置という。このヒステリシス特性を設定する動作により、ノイズによる入力 信号の電圧変化(具体的には、入力信号の電圧が増加するときには上限値までの 電圧変化、減少するときには下限値までの電圧変化)による影響が生じないため 、入力信号からノイズが除去される。なお、上記動作により入力信号を方形波に 整形することもできる。

[0004]

【特許文献1】

実公平5-28521号公報

[0005]

【発明が解決しようとする課題】

このようにシュミットトリガ回路に代表されるようなヒステリシス特性を設定 するロジック回路やコンパレータ回路は、演算増幅器またはトランジスタと抵抗 器とにより構成されるため、部品の点数が多くなる。このことによりコストがかかり、また必要な配置スペースが大きくなる。

[0006]

そこで、本発明の目的は、ヒステリシス特性を設定するロジック回路やコンパ レータ回路よりも少ない部品点数で構成されるヒステリシス特性設定装置を提供 することである。

[0007]

【課題を解決するための手段および発明の効果】

第1の発明は、入力信号に対してヒステリシス特性を設定する装置であって、 前記入力信号の電圧を、第1の電圧と当該第1の電圧より小さい第2の電圧と に分圧する分圧回路と、

前記第1の電圧が与えられる第1のポートと前記第2の電圧が与えられる第2 のポートとを含み、所定のソフトウェア処理を行うことによりヒステリシス特性 を設定するコンピュータと

を備え、

前記コンピュータは、前記第1および第2のポートに与えられる電圧が共に所定の閾値以上である場合には前記入力信号がハイレベルであると判定し、前記第1のポートに与えられる電圧が前記閾値以上であってかつ前記第2のポートに与えられる電圧が前記閾値未満である場合には直前になされた判定内容と同一の判定を行い、前記第1および第2のポートに与えられる電圧が共に前記閾値未満である場合には前記入力信号がローレベルであると判定するソフトウェア処理を行うことを特徴とする。

[0008]

このような第1の発明によれば、入力信号の電圧が分圧回路により分圧されることにより、ヒステリシス電圧の上限値および下限値となる関電圧に対応する入力電圧値が設定され、コンピュータのソフトウェア処理により上記上限値および下限値に基づくヒステリシス特性が設定される構成である。この構成により、シュミットトリガ回路に代表されるような部品点数の多い回路によることなく、少ない部品点数でヒステリシス特性を設定することができる。

[0009]

第2の発明は、第1の発明において、

前記分圧回路は、直列に接続される第1および第2の抵抗器を含み、前記第1の抵抗器の一端には前記入力信号が与えられかつ前記第1のポートが接続されており、前記第1の抵抗器の他端には前記第2の抵抗器の一端および前記第2のポートが接続されており、前記第2の抵抗器の他端は接地されることを特徴とする

[0010]

このような第2の発明によれば、分圧回路が2つの抵抗器のみで構成されるため、コンピュータに2つの部品のみを追加することにより入力信号にヒステリシス特性を設定することができる。

[0011]

【発明の実施の形態】

以下、添付図面を参照して本発明の一実施形態について説明する。

<1.全体構成>

図1は、本発明の一実施形態に係るヒステリシス特性設定装置およびローパスフィルタ回路の構成を示す図である。このヒステリシス特性設定装置は、抵抗分圧回路20と、入力用ポートである第1ポートI1および第2ポートI2を含むマイクロコンピュータ(以下「マイコン」と略称する)30とを備えており、ローパスフィルタ回路10からの出力信号が与えられる。

[0012]

ローパスフィルタ回路10は、抵抗器R3およびコンデンサC1によって構成されており、抵抗器R3の一端(図中のA点)には入力信号が与えられ、その他端(図中のB点)から出力信号が上記ヒステリシス特性設定装置に与えられる。また、上記抵抗器R3の他端はコンデンサC1を介して接地されている。この構成により、入力信号に含まれる周波数の高い信号成分が除去される。なお、上記ローパスフィルタ回路10の構成は典型例にすぎず、周波数の高い信号成分が除去される回路であれば、上記回路構成に限定されない。以下、具体的な信号波形図を参照して説明する。

[0013]

• • • •

図2は、上記A点およびB点における信号波形を示す図である。図2(a)に示すA点における入力信号にはチャタリングによるノイズが含まれる。このチャタリングによるノイズとは、例えば有接点のスイッチや有接点の速度センサに含まれる2つの接点が付いたり離れたりする際(すなわちON/OFFが切り替わる際)に生じるノイズ信号である。このノイズ信号は短い時間に激しく電圧が変動するため周波数の高い信号成分を含む。したがって、上記ローパスフィルタ回路10(のA点)に上記入力信号が与えられる場合、出力される信号は図2(b)に示すB点における信号波形のように周波数の高い信号成分を含まない信号となる。この出力信号がヒステリシス特性設定装置の抵抗分圧回路20に与えられる。

[0014]

抵抗分圧回路20は、抵抗器R1, R2によって構成されており、抵抗器R2 の一端にはローパスフィルタ回路10からの信号が与えられる。また、この抵抗 器R2の一端はマイコン30の第1ポートI1に接続され、抵抗器R2の他端は 抵抗器R1の一端およびマイコン30の第2ポートI2に接続され、抵抗器R1 の他端は接地されている。この構成により、第1ポートI1にはローパスフィル タ回路10からの信号電圧(以下「入力電圧」という)がそのまま印加され、第 2ポート I 2には分圧されて印加される。すなわち、入力電圧を V i とするとき 、第1ポートI1に与えられる電圧はViであり、第2ポートI2に与えられる 電圧は(R1/(R1+R2))・Viである。したがって、第1ポートI1お よび第2ポートI2の固有の入力閾値(スレッショルド・レベル)である閾電圧 値をVthとするとき、第1ポートI1の閾電圧値に対応する入力電圧値は閾電 圧値と同じVthとなり、第2ポートI2の閾電圧値に対応する入力電圧値は分 圧されていることから(1+(R2/R1))・Vthとなる。ここで、R1, R2は抵抗器R1, R2の抵抗値を示すものとし、閾電圧値とは入力されるデジ タル信号がハイレベル(以下「Hi」と略記する)であるかまたはローレベル(以下「Lo」と略記する)であるかを区別するための閾値となる電圧値である。 よって、上記第1ポートI1および第2ポートI2では、与えられる電圧が閾電 圧値以上である場合にはHiであり、閾電圧値未満である場合にはLoであるものとして検出される。

[0015]

• 1 t a

マイコン30は、例えば車載電子制御ユニット(ECU)に含まれるマイクロコンピュータなどの、内蔵されるプログラムに基づくソフトウェア処理を行うコンピュータであり、ここでは上記第1ポートI1および第2ポートI2により検出されるHiまたはLoの組み合わせに基づきヒステリシス特性を設定するソフトウェア処理を行う。このソフトウェア処理につき、図を参照して説明する。

[0016]

<2. マイコンのソフトウェア処理>

図3は、入力電圧に対応する第1ポートI1および第2ポートI2の検出結果と、上記ソフトウェア処理の結果とを表として示す図である。図示されるように、ここでは入力電圧の値に応じて、3つの場合に対応するソフトウェア処理が行われる。以下、これら3つの場合に分けてソフトウェア処理の内容を説明する。

[0017]

第1に、入力電圧Viが(1+(R2/R1))・Vth以上である場合、入力電圧は第1ポートI1および第2ポートI2の閾電圧値に対応する入力電圧値以上であるため、第1ポートI1および第2ポートI2ではそれぞれHiが検出される。マイコン30は、第1ポートI1および第2ポートI2でそれぞれHiが検出される場合、処理結果としてHiを出力するようにソフトウェア処理を行う。この処理は簡単な条件式または論理式により行われる。なお、ここでの処理結果は所定のメモリ領域に保存されるものとする。

[0018]

第2に、入力電圧ViがVth以上であってかつ(1+(R2/R1))・Vth未満である場合、入力電圧は第1ポートI1の閾電圧値に対応する入力電圧値以上であってかつ第2ポートI2の閾電圧値に対応する入力電圧値未満であるため、第1ポートI1ではHiが検出され、第2ポートI2ではLoが検出される。マイコン30は、第1ポートI1でHiが検出され第2ポートI2でLoが検出される場合、処理結果として直前の処理結果(HiまたはLoの値)を保持

するようにソフトウェア処理を行う。すなわち、マイコン30は所定のメモリ領域に保存されるHiまたはLoの値を変更することなくそのまま出力する。

[0019]

第3に、入力電圧ViがVth未満である場合、入力電圧は第1ポートI1および第2ポートI2の関電圧値に対応する入力電圧値未満であるため、第1ポートI1および第2ポートI2ではそれぞれLoが検出される。ここで、マイコン30は、第1ポートI1および第2ポートI2でそれぞれLoが検出される場合、処理結果としてLoを出力するようにソフトウェア処理を行う。この処理は簡単な条件式または論理式により行われる。なお、ここでの処理結果も所定のメモリ領域に保存されるものとする。

[0020]

このように、上記抵抗分圧回路20により分圧された電圧を第2ポートI2に与え、上記ソフトウェア処理を行うことにより、上限値を(1+(R2/R1))・Vthとし、下限値をVthとして、(R2/R1)・Vthの範囲をヒステリシス電圧とするヒステリシス特性設定装置が構成される。さらに、このヒステリシス特性設定装置の動作について、具体的な数値を例示して詳説する。

[0021]

図4は、ヒステリシス特性設定装置の動作を説明するための図であり、図4(a)は、第1ポートI1および第2ポートI2に入力される電圧(以下「ポート電圧」という)と入力電圧との関係をグラフとして示す図である。ここで、抵抗分圧回路20に含まれる抵抗器R1の抵抗値は2.5K Ω 、抵抗器R2の抵抗値は1K Ω 、各ポートの閾電圧値Vthは2.5Vであるものとする。図4(a)に示されるように、入力電圧が3.5Vであるときに第2ポートI2に与えられる電圧値は分圧されることにより2.5Vとなるため、第2ポートI2の閾電圧値に対応する入力電圧値は3.5Vとなる。なお、第1ポートI1の閾電圧値に対応する入力電圧値が2.5Vとなる。なお、第1ポートI1の閾電圧値に対応する入力電圧値が3.5Vとなることは、上述した関係式からも導くことができる。

[0022]

図4(b)は、第1ポートI1および第2ポートI2により検出されるHiま

たはLoの値と入力電圧との関係を示す図である。第1ポートI1の関電圧値に対応する入力電圧値は2.5 Vとなり、第2ポートI2の関電圧値に対応する入力電圧値は3.5 Vとなるため、これらの値の間には1 Vのずれが生じ、各ポートでHiまたはLoが検出される範囲も同様に1 Vのずれが生じる。この範囲がヒステリシス電圧と等しくなるように、上限値を3.5 Vとし、下限値を2.5 Vとして上記ソフトウェア処理が行われる。

[0023]

e rigi

図4 (c) は、上記ソフトウェア処理の処理結果と入力電圧との関係を示す図である。このように、入力電圧が増加する場合、上限値である3.5 V以上になるまで処理結果はLoであり、入力電圧が減少する場合、下限値である2.5 V未満になるまで処理結果はHiであるため、1 Vのヒステリシス電圧を有するヒステリシス特性設定装置が構成される。

[0024]

以上のように、本ヒステリシス特性設定装置は、抵抗分圧回路20によりヒステリシス特性の上限値および下限値となる関電圧に対応する入力電圧値が設定され、マイコン30のソフトウェア処理により上記上限値および下限値に基づくヒステリシス特性が設定される構成である。この構成により、ノイズによる入力信号の(電圧が増加するときには上限値までの、減少するときには下限値までの)電圧変化による影響が生じないため、入力信号からノイズが除去される。

[0025]

<3. 変形例>

上記一実施形態に係るヒステリシス特性設定装置では、入力側前段にローパスフィルタ回路10が設けられる構成であるが、例えば入力信号に接地電位の変動によるノイズが含まれる場合には、周波数の高い信号成分を取り除く必要がないため、ローパスフィルタ回路10は省略される。この接地電位の変動によるノイズは、例えば車載電装装置の接地電位と車両用センサの接地電位とが通常異なることから、車載電装装置のON/OFF動作により瞬時的に車両センサの接地電位が変動することにより発生する。

[0026]

上記一実施形態に係るヒステリシス特性設定装置では、抵抗分圧回路20が2つの抵抗器R1,R2により構成されるが、互いに直列に接続される3つの抵抗器により構成されてもよい。この場合、抵抗器間の2つの接続点からそれぞれ第1ポートI1および第2ポートI2に電圧を与える構成とすれば、各抵抗器の抵抗値を適宜な値に設定することにより各ポートに対して適宜の電圧を与えることができる。また、抵抗分圧回路20は抵抗器により構成されるが、分圧することができる構成であれば、抵抗器以外の直流抵抗を有する部材により構成されてもよく、さらにはトランジスタにより増幅される信号が分圧される構成であってもよい。

[0027]

1 () i

<4. 効果>

上記実施形態によれば、ローパスフィルタ回路10からの信号が抵抗分圧回路 20により分圧されることにより、ヒステリシス特性の上限値および下限値とな る関電圧に対応する入力電圧値が設定され、マイコン30のソフトウェア処理に より上記上限値および下限値に基づくヒステリシス特性が設定される構成である 。この構成により、シュミットトリガ回路に代表されるような部品点数の多い回 路によることなく、少ない部品点数(具体的には2つの抵抗器のみ)でヒステリ シス特性を設定することができる。

【図面の簡単な説明】

【図1】

本発明の一実施形態に係るヒステリシス特性設定装置およびローパスフィルタ 回路の構成を示す図である。

【図2】

上記実施形態における図1のA点およびB点での信号波形を示す図である。

【図3】

上記実施形態における入力電圧に対応する第1および第2ポートの検出結果と ソフトウェア処理の結果とを表として示す図である。

【図4】

上記実施形態に係るヒステリシス特性設定装置の動作を説明するための図であ

る。

【図5】

従来のシュミットトリガ回路の構成を例示した図である。


【符号の説明】

- 10 …ローパスフィルタ回路
- 20 …抵抗分圧回路
- 30 …マイクロコンピュータ
- I 1 …第1ポート
- I2 …第2ポート
- R1~R3 …抵抗器
- C1 …コンデンサ


【書類名】


図面

【図1】



【図2】







【図3】

| 入力電圧(Vi) | 11 | 12 | 処理結果 |
|---|----|----|------|
| $Vi \ge (1 + \frac{R2}{R1}) \cdot Vth$ | Hi | Hi | Hi |
| $(1+\frac{R2}{R1})\cdot Vth > Vi \ge Vth$ | Hi | Lo | 変化なし |
| Vth>Vi | Lo | Lo | Lo |

【図4】



【図5】



【書類名】 要約書

【要約】

【課題】 ヒステリシス特性を設定するロジック回路やコンパレータ回路よりも 少ない部品点数で構成されるヒステリシス特性設定装置を提供する。

【解決手段】 このヒステリシス特性設定装置は、2つの抵抗器を含む抵抗分圧 回路20と、入力用ポートである第1ポートI1および第2ポートI2を含むマイコン30とを備えている。ローパスフィルタ回路10からの出力信号が与えられると、当該信号電圧は抵抗分圧回路20の抵抗器R1,R2により分圧され第2ポートI2に与えられる。マイコン30は、各ポートで検出されるHiまたはLoの値の組み合わせに基づく所定のソフトウェア処理により、第1ポートI1の関電圧値に対応する入力電圧値を下限値とし第2ポートI2の関電圧値に対応する入力電圧値を上限値とするヒステリシス特性を設定する。

【選択図】 図1

認定・付加情報

特許出願の番号

特願2002-281262

受付番号

50201443450

書類名

4 -5

特許願

担当官

第八担当上席

0097

作成日

平成14年 9月27日

<認定情報・付加情報>

【提出日】

平成14年 9月26日

出願人履歴情報

識別番号

[000001247]

1. 変更年月日 1990年 8月24日

[変更理由] 新規登録

住 所 大阪府大阪市中央区南船場3丁目5番8号

氏 名 光洋精工株式会社